تحویل اکسپرس

تحویل فوری و سالم محصول

پرداخت مطمئن

پرداخت از طریق درگاه معتبر

ضمانت کیفیت

تضمین بالاترین کیفیت محصولات

پشتیبانی

پشتیبانی تلفنی

مجموعه گردآوری شده فایل های درباره ملاحظه PCB های فرکانس بالا و استکاپ



شناسه محصول: 754531
موجود

مجموعه گردآوری شده فایل های درباره ملاحظه PCB های فرکانس بالا و استکاپ

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 5000تومان

برچسب ها :

مجموعه گردآوری شده فایل های درباره ملاحظه PCB های فرکانس بالا و استکاپ

مجموعه گردآوری شده فایل های درباره ملاحظه PCB های فرکانس بالا و استکاپ

فهرست محتویات بسته ای که خریداری می شود به شرح ذیل و به زبان انگلیسی می باشد.

همه فایل ها به فرمت PDF می باشند.

تعداد صفحات        تاریخ نگارش        توضیحات            عنوان     ردیف

113      2015، آلمانی       فایل ارائه که به صورت PDF تبدیل شده است.

طراحی استکاپ، بردهای با عملکرد بالا، طراحی بردهای تا ده لایه   طراحی استکاپ     1

10        2010    پیشنهاداتی برای حصول نتایج بهتر در طراحی برد برای قسمت ADC            ملاحظات طراحی mixed-signal در PCB       2

2          2012    جدول استاندارد استکاپ بردهای تا ده لایه

شرکت بیتل کانادا   جدول استاندارد استکاپ        3

12                    ساختار استکاپ دیفالت کارخانه کوئیک تک        ساختار استاندارد استکاپ PCB شرکت quick-teck         4

22        2006    نکات کاربردی، شرکت سمتک

راهنمایی طراحی RF

بهینه سازی مدار و لی اولت PCB        راهنمای بردهای RF           5

13        2011    نکات کاربردی، شرکت لتیس ملاحظات طراحی PCB های فرکانس بالا           6

24                    Microvia : کوچکترین سوراخ کاری لیزری      وبینار در مورد میکرو ویاهای با اتصالات با چگالی بالا      7

53        2016    بیان نکات طراحی موفق برد برای سری های جدید قطعات شرکت Xilinx فارغ از ارتفاع خود قطعه، هر چه ارتفاع کمتر باشد طراحی برد سخت تر است. طراحی پیشنهادی شرکت Xilinx برای قطعات BGA، قوانین و استراتژیهای توصیه شده   8

9          2011    شرکت ICD استرالیا            طراحی استکاپ بردهای چند لایه        9

85        2011    طراحی استکاپ یک برد چندلایه با توجه به بالانس صحت عملکرد سیگنالی برد و تولید پذیری و قابلیت اطمینان

ارائه شده به گروه EMC مربوط به IEEE           طراحی استکاپ یک برد چندلایه         10

29        2017    ملاحظات طراحی استکاپ، برای FPGA های شرکت اینتل ملاحظات طراحی استکاپ    11

60        -           مستندی از شرکت سایپرس، نکات کاربردی        طراحی آنتن و راهنمای طراحی برد RF            12

18                    مشاوره هنری آت معروف متخصص EMC

صاحب کتاب معروف Ott    طراحی استکاپ PCB          13

43        -           فایل ارائه که به صورت PDF تبدیل شده است.

نکات طراحی، ساخت، تمیز کردن و رفع اشکال PCB       سمینار مخصوص طراحی PCB          14

60        2012    فایل ارائه که به صورت PDF تبدیل شده است.

تکنیک های طراحی بردهای RF برای کاربردهای بی سیم و مخابراتی بیان شده است.     طراحی بردهای RF            15

8                      OUTER COPPER WEIGHT: 1 Oz

INNER COPPER WEIGHT : 1 Oz

BOARD THICKNESS: 1.6 mm (0.062 in)

BOARD MATERIAL: TG-170        جزئیات ضخامت استکاپ در یک برد با مثال های عددی و متریال مشخص       16

منابع مناسب جهت تشخیص قطعات تقلبی و کسب این دانش



شناسه محصول: 732299
موجود

منابع مناسب جهت تشخیص قطعات تقلبی و کسب این دانش

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 5000تومان

برچسب ها :

منابع مناسب جهت تشخیص قطعات تقلبی و کسب این دانش

منابع مناسب جهت تشخیص قطعات تقلبی و کسب این دانش

برای مطمئن شدن از کیفیت محصولات الکترونیکی هر کشور و هر شرکت و تولید کننده ای باید تمهیداتی در برابر ورود قطعات الکترونیکی تقلبی به محصولات خود ایجاد کند.

 

در این محصول 27 منبع به زبان انگلیسی به صورت PDF قرار داده شده است که حاصل تحقیق مفصل در مورد قطعات تقلبی است و با مطالعه آنها راه تشخیص انواع تقلب و مقابله با آنها برای مهندسان برق روشن می شود.

 

تهدید

  جعل می‌تواند تاثیر عمده‌ای بر قابلیت اطمینان محصول نهایی و تضمین کلی ماموریت داشته باشد.

 قطعات نادرست یا نا مرغوب که به صورت جعلی به عنوان محصولات با کیفیت نشان داده می شوند نه تنها باعث سوء عملکرد سیستم می شوند، بلکه می توانند به اجزای دیگر سیستم آسیب برسانند و در نتیجه به تشخیص و تعمیر هزینه ها، آسیب رساندن به کارکنان و یا شکست مأموریت، انجام می شود.

 

مزایای مقابله با قطعات تقلبی:

  •   حداقل کردن فرصت و موقعیت برای ورود قطعات تقلبی
  •   ارتقاء آگاهی در رابطه با قطعات منسوخ برای جلوگیری از ریسک قطعات تقلبی
  •  تأمین کنندگان باید کنترل پروسه خریدشان را برای جلوگیری از ورود قطعات تقلبی بهبود و ارزیابی کنند
  •  کنترل از قطعات تقلبی برای جلوگیری از ورود مجدد آنها به زنجیره تأمین قطعات

کلاک FPGA



شناسه محصول: 688162
موجود

کلاک FPGA

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 9900تومان

برچسب ها :

کلاک FPGA

کلاک FPGA

نوع فایل: PDF

تعداد صفحات: 29

در این فایل برای نشان دادن انواع مختلف منابع کلاک FPGA یک مثال از Virtex-6 آورده شده است که در آن مسیریابی کلاک اختصاصی، بافرهای کلاک و مدیریت کلاک وجود دارد.

FPGAها منابع مسیریابی skew پایین را برای کلاک ارائه می‌نمایند. یک Skew  به فاصله زمانی ورود لبه کلاک به المان­های منطقی سنکرون متصل به آن گفته می شود.

نه تنها یک  Skewمی تواند بر روی سرعت دست یافتنی کلاک تاثیر بگذارد بلکه در بدترین حالت می تواند موجب عملکرد ناصحیح مدار شود. از مسیرهای کلاک با skew پایین برای سیگنال­های غیر از کلاک مانند: ریست، یا کنترل‌های دارای fanout بالا می­توان استفاده کرد.

 


زبان توصیف سخت افزار وریلاگ Verilog



شناسه محصول: 688163
موجود

زبان توصیف سخت افزار وریلاگ Verilog

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 11000تومان

برچسب ها :

زبان توصیف سخت افزار وریلاگ Verilog

زبان توصیف سخت افزار وریلاگ Verilog

نوع فایل: pdf

تعداد صفحات: 49

با افزایش پیچیدگی طراحی­های FPGA، روشهای طراحی­، شیوه‌ها و پردازش­ها به مهمترین فاکتورهای موفقیت تبدیل شدند. شیوه‌های طراحی خوب به صورت فزاینده‌ای بر روی کارایی طرح های FPGA، منابع لاجیک استفاده شده در FPGA، استفاده‌ی بهتر از منابع FPGA، بهبود اعتبار سیستم، بهره‌وری کار تیم طراحی و تبدیل سریعتر طرح به محصول قابل فروش اثر مطلوب دارد.

در مقابل، طراحی­های ضعیف منجر به هزینه و نیاز به توسعه بیشتر، کارایی پایین‌تر، از دست دادن برنامه‌های زمانبندی پروژه و نهایتا طراحی غیرقابل اعتماد می شود.

در اینجا قواعد و دستورالعملهای گوناگون نحوه­ی نامگذاری در زبان Verilog، شیوه­ی کدنویسی و سنتز در یک  FPGAرا بیان می­شود. اصول راهنما قابلیت خواندن کد و قابلیت جابجائی آن و تسهیل استفاده­ی مجدد از کد و ثبات آن در میان پروژه­های مختلف را بهبود می­بخشد.

 

فهرست

 

1      قواعد نامگذاری.. 1

1-1          File header 2

1-2          تشکیل Verilog file. 2

1-3          نامهای فایل و دایرکتوری.. 3

1-4          حروف بزرگ و کوچک.... 3

1-5          توضیحات... 3

1-6          استفاده از tab برای code indentation. 4

1-7          کاراکترهای خط جدید. 4

1-8          محدود کردن طول خط... 4

1-9          شناسه ها 4

1-10      شناسه های Escaped. 5

1-11      پیشوند نام. 7

1-12      پسوند نامها 7

1-13      نام گذاری سیگنال کلاک... 7

1-14      نامگذاری ریست... 7

1-15      نامگذاری پورت‌ها 8

1-16      نامگذاری ماژولها 8

1-17      لیترال ها 8

2      شیوه‌ی کدنویسی به زبان Verilog.. 9

2-1          با استفاده از دستور کامپایلر  `include. 9

2-2          استفاده از `include compiler directive، parameter, و localparam.. 10

2-3          عدم تطبیق اندازه عملوندها 11

2-4          اتصال پورت ها در یک ماژول نمونه گیری شده 12

2-5          استفاده از متغیر part-selectبرای تعریف محدوده داده 13

2-6          استفاده از statement در Verilog. 13

2-7          استفاده از توابع.. 14

2-8          استفاده از تولید بلوک ها 14

2-9          توسعه کدهای قابل انتقال.. 15

2-10            بهبود کدهای ساده 16

2-11            استفاده از ابزار Lint 17

3         نوشتن کد سنتزپذیر در FPGAها 17

3-1          شیوه‌ی طراحی سنکرون.. 18

3-2           قابلیت ها و محدودیت های ابزارهای سنتز. 18

3-3          ساختارهای زبان کد نویسی نادیده گرفته شده 18

3-4          ساختارهای زبان کد نویسی پشتیبانی نشده 19

3-5          مقادیر دوحالته به جای چهار حالته. 20

3-6          دستورات کامپایلرtranslate_on/translate_off 20

3-7          دستورات کامپایلر syn_keep, syn_preserve, syn_noprune. 20

3-8          دستورات کامپایلر parallel_case, full_case. 21

3-9          دستور کامپایلر `default_nettype. 21

3-10        عبارات case، caseZ، caseX.. 21

3-11        blocking و non-blocking ترکیبی اختصاص یافته در بلوک های always 24

3-12        استفاده از بلوک هایی به نامalways 25

4      نمونه گیری در مقابل استنتاج.. 26

4-1          استنتاج رجیسترها 27

4-2          مقداردهی اولیه رجیسترها 28

4-3          استنتاج حافظه ها 28

4-4          استنتاج شیفت رجیستر LUT(SRL) 28

4-5          استنتاج IO.. 29

4-6          استنتاج رجیسترهای  IOB.. 29

4-7          استنتاج لچ ها 30

4-8          بافرهای سه حالته. 31

4-9          استنتاج بلوک های پیچیده ی محاسباتی.. 31

5          استفادهی ترکیبی از  Verilog و VHDL.. 32

6      نسخه های Verilog: Verilog-95 , Verilog-2001, و  SystemVerilog.. 34

6-1           Verilog-2001. 35

6-2          اعلانات مورد نیاز شبکه. 38

6-3           SystemVerilog. 38

7      ویرایشگر های کدHDL.. 42

 


نکاتی که باید برای انتخاب یک تراشه FPGA رعایت شود



شناسه محصول: 687247
موجود

نکاتی که باید برای انتخاب یک تراشه FPGA رعایت شود

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 9900تومان

برچسب ها :

نکاتی که باید برای انتخاب یک تراشه FPGA رعایت شود

نکاتی که باید برای انتخاب یک تراشه FPGA رعایت شود

برای انتخاب یک تراشه FPGA  باید نکاتی از جمله تخمین ابعاد مورد نیاز، سرعت، توان، منابع، هزینه در نظر گرفته شود. این فایل شما را در انتخاب تراشه FPGA مناسب یک طرح کمک می کند.

موقعیت‌های بسیاری پیش می آید که لازم است از میزان منابع FPGA مورد نیاز به صورت تخمینی اطلاع داشته باشیم.

تخمین زدن یکی از وظایفی است که آغاز پروژه­های مبتنی بر FPGA که باید انجام گیرد. انتقال طرح موجود به یک پلتفرم جدید که از خانواده­ی متفاوتی از  FPGAاستفاده می­کند، نیازمند دانش تشخیص مناسب بودن طرح جدید دارد.

تخمین دقیق ابعاد به دلایل گوناگون مهم است. در ابتدا، بر روی انتخاب ابعاد خانواده و ابعاد  FPGAاثر می­گذارد.

استفاده از یک قطعه  FPGA بزرگ­تر از نیاز، پیچیدگی و اندازه‌ی PCB، توان تلفاتی و هزینه­ی کلی سیستم را افزایش می­دهد.

تخمین ظرفیت بیش از میزان مورد نیاز، پلتفرم یک نمونهسازی مبتنی بر FPGA برای طرح‌های ASIC، انتخاب پلتفرم را متاثر ساخته و هزینهی آن را گرانتر می‌کند.

از طرف دیگر، نادیدهگرفتن ابعاد طراحی منجر به تاخیرهای قابل توجه­ ناشی از طراحی مجدد PCB مورد نیاز برای تطبیق FPGA بزرگ­تر می­گردد.

روش شناخته شده­ای برای تخمین ابعاد طراحی FPGA که بتوان به تمام موارد و موقعیت‌ها اعمال کرد، وجود ندارد. تخمین مقدار منابع FPGA موجود در یک طراحی هدفمند از خانواده‌ی متفاوت  FPGAآسان‌تر از یک طراحی جدید با ابعاد نامعلوم است.

روش­هایی مانند استفاده از ابعاد اجزای عملکردی موجود و  IPcoreها و انجام قیاس‌گیری می­تواند در یک طراحی جدید به­کار گرفتهشود.

استفاده از یک IP cores منبع باز با ویژگی­های مشابه ممکن است سودمند باشد. علاوه بر این یک رویکرد تحلیلی از تخمین ابعاد اختصاصی ماشین حالت و مراحل pipeline می­تواند انجام گیرد، هر چند معمولا نتایج تجربی، تخمین­های بسیار دقیق­تر با قابلیت اعتماد بیشتری تولید می­کنند.

 

نوع متن: PDF

تعداد صفحه : 30


فرایند پیکربندی FPGA



شناسه محصول: 687272
موجود

فرایند پیکربندی FPGA

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 5000تومان

برچسب ها :

فرایند پیکربندی FPGA

فرایند پیکربندی FPGA

در این فایل پیکربندی FPGA، حالات پیکربندی FPGA، محاسبه زمان پیکربندی، پیکربندی مجدد و سایر موارد مرتبط با پیکربندی بیان میشود.

پیکربندی همه‌یFPGAهای مدرن به چند دسته تقسیم می شود: بر پین SRAM که در حافظه های خارجی برای برنامه ریزی یک پیکربندی SRAM داخل FPGA استفاده می شود، و FPGAهای غیر فرارکه می توانند فقط یکبار پیکربندی شوند.

FPGA هایLattice  و Actel از یک تکنولوژی پیکربندی غیر فرار با نام آنتی فیوز (Antifuse) استفاده می‌کنند. مزیت اصلی پیکربندی غیر فرار FPGA طراحی سیستم ساده تری است که به حافظه خارجی و کنترل کننده پیکربندی، کاهشی مصرف برق، کاهش هزینه و زمان پیکربندی سریعتر نیاز ندارد. بزرگترین عیب شان، پیکربندی ثابت آن است.

مدرن ترین FPGAها بر پین SRAM هستنداز جمله خانواده های Spartan و Virtex. هر FPGA power-up یا در طول پیکربندی FPGA یک رشته بیت از حافظه غیر فرار خارجی را میخواند و توسط کنترل کننده پیکربندی پردازش و در SRAM پیکر بندی داخلی بارگذاری می‌کند. SRAM پیکربندی همه اطلاعات طرح ها را برای لاجیک پیکربندی، IO، حافظه تعبیه شده، مسیریابی، clocking، فرستنده/گیرنده و دیگر المانهای FPGA نگه می دارد.

 

 نوع متن: PDF

تعداد صفحه :  7


استفاده از حافظه های تعبیه شده در FPGA و محدودیتهای آن



شناسه محصول: 687290
موجود

استفاده از حافظه های تعبیه شده در FPGA و محدودیتهای آن

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 5000تومان

برچسب ها :

استفاده از حافظه های تعبیه شده در FPGA و محدودیتهای آن

استفاده از حافظه های تعبیه شده در FPGA و محدودیتهای آن

در FPGAها دو نوع حافظه‌ی تعبیه شده وجود دارد. در این فایل مقداردهی و چالشهای طراحی آن بررسی می‌شود.

FPGAها دو نوع حافظه‌ی تعبیه شده دارند. المان اولیه‌ی RAM بلوکی اختصاصی (BRAM) و LUT پیکربندی شده که به عنوان RAM توزیع شده استفاده می شود. هر نوع از حافظه‌ها بیشتر می تواند به عنوانRAM یا ROM تک و دو پورتی پیکربندی شده باشد.

 نوع متن : PDF

تعداد صفحه :  7


پاورپوینت با موضوع مديرت موفق



شناسه محصول: 687212
موجود

پاورپوینت با موضوع مديرت موفق

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 12500تومان

برچسب ها :

پاورپوینت با موضوع مديرت موفق

پاورپوینت با موضوع مديرت موفق

 

 

 

 

 

 

لینک دانلود و خرید پایین توضیحات

دسته بندی : پاورپوینت

نوع فایل : .ppt ( قابل ويرايش و آماده پرينت )

تعداد اسلاید : 16 اسلاید

قسمتی از متن .ppt :

مديرت موفق

موفقيت در مديريت نيازمند اراده خستگي نا پذير به بهترين بودن است.

بهترين مهارتهاي مديران

ارائه ي بازخورد مثبت
نگرش مثبت
قابل اعتماد و نيك خواه
با تدبير و با كياست
حامي و پشتيبان
شنود مؤثر
تعين اهداف و انتظارات روشن
به سرانجام رساندن كارها
توانايي فني بالا
مقتدر ولي خوش بر خورد
و...

فهرست بدترين مهارتهاي مديران

ارائه بازخورد كم يا فقط بازخورد منفي
بد رفتار و منتقد
متقلب و نادرست
بي تدبير
غير قابل دسترس
شنود ضعيف
ناهماهنگ درباره ي انتظارات و اهداف
كارها نا تمام رها كردن
ناتوانايي فني و عدم پذيرش واقعيت
ديكتاتور
و.....


فهرست مطالب و اسلایدها:

بهترين مهارتهاي مديران

فهرست بدترين مهارتهاي مديران

موفق به عنوان رهبر

دو روش براي هدف گذاري وجود دارد

پذيرش پيشرفت

مواجه شدن با مسائل

مديريت منعطف

چگونه يك مدير موفق باشيم؟

مديران موفق چگونه موفق مي شوند؟


استاندارد IPC-1752A با اصلاحات، 2014، مدیریت اظهار مواد، قطعات و PCB



شناسه محصول: 685128
موجود

استاندارد IPC-1752A با اصلاحات، 2014، مدیریت اظهار مواد، قطعات و PCB

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 10000تومان

برچسب ها :

استاندارد IPC-1752A با اصلاحات، 2014، مدیریت اظهار مواد، قطعات و PCB

استاندارد IPC-1752A با اصلاحات، 2014، مدیریت اظهار مواد، قطعات و PCB

استاندارد

زبان انگلیسی

60 صفحه

PDF

While IPC-1751 defines the generic requirements for declaration process management, IPC-1752 establishes a standard reporting format for material declaration data exchange between supply chain participants and supports reporting of bulk materials, components, printed circuit boards (PCBs), sub-assemblies, and products. This standard defines the content and requirements for four distinct classes of declarations that can be used between members of a supply chain relationship. 1752 - Class A: Declaration Query/Reply 1752 - Class B: Material Group Declaration 1752 - Class C: Material Composition Summary Declaration - Product Level 1752 - Class D: Material Composition Declaration - Homogeneous Material Level, with JIG-101 (latest revision) list


چگونه طرحهای FPGA خود را بهینه کنید



شناسه محصول: 684874
موجود

چگونه طرحهای FPGA خود را بهینه کنید

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 10000تومان

برچسب ها :

چگونه طرحهای FPGA خود را بهینه کنید

چگونه طرحهای FPGA خود را بهینه کنید

عنوان: چگونه طرحهای FPGA خود را بهینه کنید

(22 صفحه pdf به زبان فارسی)

قسمتی از متن را در ادامه ملاحظه خواهید کرد و در پایان فهرست فایل

1           بهبود زمان پیاده سازی FPGA

پیاده سازی FPGA فرایندی چند مرحله‌ای از ایجاد یک رشته بیت توصیفی RTL و طراحی قیود است. پیاده سازی‌های FPGA یک فرایند مصرفی منبع و زمان است. پیاده سازی یک طرح بزرگ FPGA با لاجیک بالا و کلاکهای سریع، می تواند چند ساعت، حتی یک روز زمان بگیرد. پیاده سازی یک طراحی FPGA یک فعالیت مداوم است که مهندسان، زمان زیادی از چرخه طراحی را صرف آن می کنند. کاهش زمان پیاده سازی FPGA، تعداد گردش طراحی را افزایش و اشکال زدایی و زمان بندی نهایی را سریعتر می‌کند.

یک روش برای بهبود زمان پیاده سازی طرح، لیست کردن مراحل پیاده سازی و تمرکز بر روی بهینه سازی مواردی است که بیشترین زمان را می گیرند. place and route در FPGA معمولا بزرگترین مرحله پیاده سازی است. سنتز طراحی نیز می تواند در طراحی های بزرگ چندین ساعت وقت بگیرد، اما معمولا سریعتر از place and route انجام می گیرد.

روشهای بهینه سازی زمان پیاده سازی شامل، floorplanning طرح، کاهش تراکم مسیریابی و لاجیک مصرفی، اضافه کردن قیود زمانی، استفاده از گزینه های ابزار مناسب، تغییر روش کدنویسی، ارتقا ساخت ماشین و بهبود روند ساخت است.

1-1   floorplanning

floorplanning طرح های FPGA اغلب زمان اجرای پیاده سازی را بهبود می بخشد و آن را استوارتر می‌سازد. توصیه می شود floorplan نه فقط برای طراحی های بزرگ و پیچیده، حتی برای دیگر طراحی ها با لاجیک مصرفی پایین هم انجام شود. ممکن است اینطور به نظر نرسد، اما در بعضی موارد زمان خیلی زیادی برای پیاده سازی طراحی های کوچک با FPGA  های بزرگ صرف می شود. ابزارهای پیاده سازی فیزیکی ممکن است بیش از حد اختیاراتشان آزادی داشته باشند، که در مدت زمان طولانی برای همگرا شدن در بهترین حالت place and route نتیجه می دهند.

بعد از تحقق الزامات زمانی طراحی، توصیه می شود همه BRAM ها و DSP های مصرفی، قفل شوند. BRAM ها و DSP های قفل شده به عنوان یک seed، برای هدایت ابزارهای پیاده سازی فیزیکی به place and route بقیه منابع لاجیک فعال خواهند شد. خارج کردن قیود ناحیه ای از همه‌ی نمونه‌های مصرفی BRAM و DSP در طراحی ها، می تواند به سادگی در ابزار Xilinx PlanAhead انجام شود. با این حال قفل کردن رجیسترها و LUT های انحصاری مطلوب نیست، چرا که می تواند بیش از حد به طرح تحمیل شود و نتایج زمان اجرا بدتر شود.

1-2  تراکم طراحی و لاجیک مصرفی بالا

طراحی هایی با لاجیک مصرفی بالا و تراکم مسیریابی سبب زمانهای طولانی در place and route می شوند. این امکان وجود دارد یک طراحی با سطوح لاجیک مصرفی نزدیک به صد در صد، پیاده سازی شود. با این حال، طراحی های با مصرف بالا در ابزارهای place and route برای انجام بهینه سازی و رسیدن به اهداف عمکردی فضای کافی ندارند. ابزارها مجبور هستند لاجیک موثر کمتری برای جانمائی و مسیریابی استفاده کنند که زمان اجرا را بیش از حد زیاد می کند. توصیه می شود لاجیک مصرفی سراسری طراحی، که کلاکهای فرکانسی بالا را زیر %75 استفاده می کند، حفظ شود.

1-3  قیود مسیر Falseو مسیر چند چرخه ای

محدود کردن مسیرهای False و چند چرخه ای، تعداد شبکه ها را کاهش می دهد و الزامات عملکردی که ابزارهای place and route مجبور به اجرای آن هستند، سست می کند. اضافه کردن بیش از حد تعداد زیادی قیود مسیرهای False و چند چرخه ای به طرح، می تواند اثر معکوس داشته و زمان اجرا را افزایش دهد.

 

فهرست

1      بهبود زمان پیاده سازی FPGA... 1

1-1          floorplanning. 1

1-2          تراکم طراحی و لاجیک مصرفی بالا. 2

1-3          قیود مسیر False و مسیر چند چرخه ای.. 2

1-4          گزینه های ابزار 2

1-5          شماتیک ریست... 2

2      ابزارهای سنتز. 3

2-1          ارتقا به سرور قوی تر پیاده سازی.. 3

2-2          روشهای طراحی.. 4

2-3          بهبود جریان اجرا 5

3         بهینه سازی‌های ناحیه مصرفی طراحی: گزینه های ابزار. 5

3-1          گزینه های بهینه سازی.. 7

3-2          اشتراک گذاری منابع.. 8

3-3          تنظیم حداکثر fanout 8

3-4          مسطح کردن طرح سلسله مراتبی.. 8

3-5          FSM encoding. 8

3-6           Slice packing. 8

3-7          ابزارهای سنتز. 8

4      بهینه سازی ناحیه طراحی: روش کدنویسی.. 10

4-1          انکدرهای اولویت دار 10

4-2          شماتیک ریست... 12

4-3          مجموعه های کنترل.. 13

4-4          استفاده از المانهای اولیه CFGLUT5. 15

4-5          استفاده متعادل از منابع FPGA.. 16

5          بهینه سازیهای طراحی توان.. 17

5-1          انتخاب FPGA.. 18

5-2          طراحی PCB.. 18

5-3          گزینه های سنتز XST. 19

5-4          گزینه های MAP و PAR.. 19

5-5          گیت کردن کلاک... 19

5-6          غیر فعال کردن بلوکهای استفاده نشده عملکردی.. 19

5-7          بهینه سازی نرم افزار تعبیه شده 19

 

 


نکاتی درباره IP Core ها و بلوک های عملکردی FPGA



شناسه محصول: 684857
موجود

نکاتی درباره IP Core ها و بلوک های عملکردی FPGA

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 15000تومان

برچسب ها :

نکاتی درباره IP Core ها و بلوک های عملکردی FPGA

نکاتی درباره IP Core ها و بلوک های عملکردی FPGA

عنوان: نکاتی درباره IP Core ها و بلوک های عملکردی FPGA

زبان فارسی

فرمتPDF

تعداد صفحات:64

در ادامه چند صفحه اول فایل و فهرست آن نشان داده شده است.

1            مروری بر پردازشگرهای مبتنی بر FPGA

پردازش تعبیه شده، قسمت مهمی از اکوسیستم کاربرد FPGA می شود. سرعت و ظرفیت FPGA به نقطه‌ای می‌رسد که می تواند چند هسته پردازشگر با کارایی بالا و در حال اجرای سیستم عامل تعبیه شده‌ی کامل برجسته مانند Linux، stack پروتکل شبکه یا یک برنامه پردازش ویدئو را تطبیق دهد.

گرایش ادغام پردازشگرهای تعبیه شده چند هسته‌ای و قطعات جانبی با FPGA fabric مانند Xilinx Zynq-7000 جدید بر روی سیستم قرار گرفته‌ی در تراشه‌ی پلتفرم SoC، محکمتر است.

مقایسه آنها صرفا با آخرین محصول پردازشگرهای تعبیه شده، پردازشگرهای مبتنی بر FPGA و میکروکنترلرها، در پس کارایی تنزل می کند. با این حال استفاده از شیوه پردازش مبتنی بر FPGA اغلب هنگامی مفید است که کارایی تا بالاترین حد ممکن، به اپلیکیشن نیاز نداشته باشد یا عامل کم اهمیت تری نسبت به سایر عوامل باشد. با استفاده از پردازشگر مبتنی بر FPGA تا حد زیادی با نیاز کمتر به المانها و ناحیه PCB کوچکتر، طراحی برد ساده تر می‌شود. از میان مزایای دیگر، ادغام با بقیه لاجیک FPGA استفاده نشده، سطح بالاتری از قابلیت پیکربندی و سفارشی سازی، انتخاب گسترده تر قطعات جانبی و IP core ها، اضافه کردن ساده تر شتاب دهنده سخت افزاری co-processor و چند هسته پردازشگر را می توان نام برد. نکته مهم دیگر روند ایجاد یکپارچه سازی است.

چند معیار برای سنجش کارایی پردازشگر وجود دارد. اغلب از [1]MIPS ، DMIPS[2] و DMIPS/MHz استفاده شده استDhrystone اشاره به برنامه محک محاسبات ترکیبی می کند که به عنوان نمایش کلی کارایی پردازشگر در نظر گرفته شده است. بر خلاف دیگر نرم‌افزارهای محک پردازشگر، استفاده از معیار Dhrystone آزاد استDhrystone نشانه معنادار بیشتری از نتایج کارایی نسبت به MIPS ارائه می دهد. دیگر نماینده رایج محک Dhrystone (Dhrystone MIPS) است. هنگامیکه امتیاز Dhrystone در سال 1757 تقسیم شد، بدست آمد. معیارهای DMIPS/MHz نرمالیزه شده اغلب در مقایسه کارایی پردازشگرهای مختلف استفاده می شود.

شکل زیر ساختار تراشه‌ی ترکیبی پردازشگر Intel Atom با کارایی بالا و Altera FPGA fabric را نشان می‌دهد. پردازشگر 512Kbyte cache دارد و در 1.3GHz اجرا می شودFPGA با استفاده از لینک PCI Express x1 به پردازشگر متصل شده است.

 

بسیاری از اپلیکیشن ها، مثل آنهایی که نیاز به انجام سریع پردازش داده دارند، به سطح بالایی از موازی کاری نیاز دارند. شکل زیر نمونه ای را نشان می دهد که از چند پردازشگر Xilinx Microblaze 32 بیتی در حال اجرا به صورت موازی برای خواندن و پردازش داده ارسال شده به گذرگاه 256 بیتی استفاده می کند. این نوع کاربردها از خواندن اطلاعات حافظه خارجی که چندین مرتبه سریعتر از پردازش آن به صورت Microblaze تکی است، بهره می‌گیرند.

 

هر شانزده پردازشگر به یک RAM تعبیه شده متصل شده اند که حاوی قسمتهای کد و داده است. مدار منطقی استفاده شده چنین معماری، می تواند نسبتا کوچک باشد. پردازشگرهای Microblaze می توانند یک پایه‌ی پیکر بندی بدون cache ها و قطعات جانبی داشته باشند و یک برنامه بهینه سازی شده در اندازه کد را اجرا کنند. برنامه داده را از حافظه خارجی بالای 256 بیتی گذرگاه می خواند و برنامه ها در میان شانزده پردازشگر به شیوه ای متعادل عمل می کنند که از هر یک به صورت مساوی استفاده شود.

نمونه کاربرد دیگر، پردازشگر Microblaze تک هسته ای است که یک کنترل کننده USB Host را برای قطعه سفارشی پیاده سازی می کند. بلوک دیاگرام این کاربرد در شکل زیر نشان داده شده است.

 

 

این برنامه ممکن است سیستم عامل تعبیه شده و  stackپروتکل USB را اجرایی کند که مقدار نسبتا زیادی از حافظه تعبیه شده FPGA را لازم دارد. با این حال داشتن بالاترین کارایی برای استفاده از ظرفیت کامل  USBضروری نیست.

1-1    پردازشگرهای پشتیبانی شده توسط Xilinx FPGA.ها

  • پردازشگر: Zynq-7000 Extensible Processing Platform
  1. xilinx.com/zynq

Zynq-7000 Extensible Processing Platform یک گروه محصول است که شامل پردازشگر دو هسته‌ای ARM Cortex-A9، قطعات جانبی و FPGA fabric قابل برنامه ریزی است.

  • پردازشگر: MicroBlaze

http://www.xilinx.com/support/documentation/sw_manuals/mb_ref_guide.pdf

http://www.xilinx.com/products/design_resources/proc_central/microblaze_faq.pdf

 

MicroBlaze یک IP core پردازشگر soft-coreاست که با استفاده از منابع منطقی FPGA پیاده سازی شده است. این پردازشگر، یک RISC 32 بیتی با مجموعه‌ای از دستورالعملهای بهینه سازی شده در اپلیکیشن های تعبیه شده داردMicroBlaze قابل پیکربندی بالا با بیش از هفتاد گزینه پیکر‌بندی، ترکیب وسیعی از قطعات جانبی، حافظه و واسط ها استMicroBlaze می تواند به عنوان میکروکنترلر با فوت پرینت بسیار کوچک، تا حد یک پردازشگر با عملکرد بالا، جاری در Linux پیکربندی شود. ویژگیهای پیکربندی شامل MMU[3]، داده با اندازه قابل تنظیم و cache های آموزشی و کنترل JTAG برای اشکال زدایی است. الزامات استفاده از لاجیک MicroBlaze محدوده‌ی بین 300 و 2500 اسلایس در Virtex-6 است.

MicroBlaze چند انتخاب واسط برای اتصال به قطعات جانبی و شتاب دهنده سخت افزاری co-processor عرضه می کند. از شروع نسخه 8.0، MicroBlaze واسط AXI4 با کارایی بالا را پشتیبانی می کندAXI4 می‌تواند برای اتصال به cache ها و لوازم جانبی استفاده شود. یک FSL[4] اختصاصی برای اتصال به co-processor ها با تاخیر پایین وجود دارد. حافظه می تواند با استفاده از LMB[5] متصل شده باشدMicroBlaze همچنین گذرگاه  PLBبرای اتصال به لوازم جانبی بدون non-cache پشتیانی می کند.

MicroBlaze می تواند یک FPU[6] درست، بهینه سازی شده در عملکرد و تاخیر پایین داشته باشد.

  • پردازشگر: PowerPC

بعضی خانواده‌های Virtex-4 و Virtex-5  FPGA حاوی یک پردازشگر تعبیه شده PowerPC هستند. این پردازشگر در خانواده‌های Virtex-6 و Spartan-6 وجود ندارد، Xilinx در نسل های بعدی FPGA از پردازشگرهای ARM استفاده کرده است.

  • پردازشگر: OpenRISC

 

فهرست

1      مروری بر پردازشگرهای مبتنی بر FPGA.. 1

1-1          پردازشگرهای پشتیبانی شده توسط Xilinx FPGA.ها 3

2       Ethernet Cores5

2-1          واسط PHY.. 6

2-2          کنترل کننده MDIO و وقفه7

2-3          کنترل کننده وقفه7

2-4          کنترل کننده DMA.. 7

2-5          کنترل کننده EMAC.. 7

2-6             user logic7

2-7          هسته های Ethernet MAC.. 8

3         طراحی اپلیکیشن‌های شبکه8

3-1          مجموعه پروتکل اینترنت... 9

3-2          پیاده سازی نرم افزار تعبیه شده 10

3-3          پیاده سازی سفارشی.. 11

3-4          کارایی.. 12

4      انتخاب IP core13

4-1          توسعه دادن ساخت داخلی در مقابل استفاده از دیگر IP های موجود14

4-2          منابع سایر IP core14

4-3          ارزیابی IP core15

4-4          کارایی و منابع مصرفی FPGA.. 16

4-5          قابل تحویلها 16

4-6          قیمت... 16

4-7          گزینه‌های مجوز گیری.. 17

4-8          سفارشی کردن.. 17

4-9          ارزیابی IP core17

4-10        کیفیت مستندات و کد17

4-11        قابلیت انتقال.. 18

4-12        خوشنامی.. 18

4-13        نقشه راه 18

5          حفاظت از IP core18

5-1          صدور مجوز RTL.. 19

5-2          ابهام کد20

5-3          رمز گذاری RTL.. 21

5-4          نت لیست... 21

5-5          قابلیت محدود شده 21

6      واسط‌های IP core22

6-1          لینک محلی.. 22

6-2           PLB.. 22

6-3        AMBA AXI423

6-4        Wishbone24

7                  CRC موازی و سریال.. 26

7-1          بررسی اجمالی CRC.. 26

7-2          تولید CRC موازی.. 29

7-3          روشهای دیگر تولید CRC موازی.. 34

7-4          نتایج عملکرد35

7-5          خلاصه36

8                             Scramblers، PRBS و MISR... 37

8-1          Scrambler ها 37

8-2          PRBS39

8-3          MISR.. 40

9         Core های امنیتی.. 40

9-1             AES40

9-2             DES42

9-3             SHA.. 42

9-4             MD543

9-5             RSA.. 43

10         کنترل کننده های حافظه44

10-1            انتخاب DRAM... 45

10-2          core های کنترل کننده حافظه49

10-3            چالشهای ادغام و bring-up50

11                 core های USB.. 51

11-1            واسط PHY.. 52

11-2            لینک کنترل کننده 52

11-3            مدیریت transaction52

11-4            کنترل کننده DMA.. 53

11-5             user logic53

11-6             core های USB.. 53

12            core های PCI Express54

12-1             Mechanical 55

12-2            واسط PHY.. 56

12-3            لایه لینک داده 56

12-4            لایه transaction57

12-5            مدیریت پیکربندی.. 57

12-6           Core   های PCI Express 57

12-7          Core های سفارشی PCI Express 58

13        بلوکهای عملکردی و Miscellaneous IP Cores58

13-1          I2C.. 58

13-2          UART58

13-3          SPI, SPI Flash59

13-4          NOR Flash59

13-5          NAND Flash59

13-6           CORDIC.. 60

13-7          FPU.. 60

 

 

 

[1] Million Instructions per Second

[2] Dhrystone, Dhrystone MIPS

[3] Memory Management Unit

[4] Fast Simplex Link

[5] Local Memory Bus

[6] Floating Point Unit

 


ساخت انواع هواپیماهای کاغذی (هواپیمای اوریگامی)



شناسه محصول: 683151
موجود

ساخت انواع هواپیماهای کاغذی (هواپیمای اوریگامی)

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 5999تومان

برچسب ها :

ساخت انواع هواپیماهای کاغذی (هواپیمای اوریگامی)

ساخت انواع هواپیماهای کاغذی (هواپیمای اوریگامی)

ساخت یک هواپیمای کاغذی که خوب پرواز می کند، برای یک کودک، نوجوان و یا حتی سنین بالاتر می تواند لذت بخش باشد و با پرواز آن حس هیجان را بر انگیزد. از دیر باز ساخت یک مدل هواپیمای کاغذی ساده مرسوم بوده اما شاید ساخت انواع متفاوت تری از این هواپیماهای کاغذی علاوه بر تجربه متفاوتی در به پرواز درآوردن این سازه های کاغذی، موجب پرورش خلاقیت کودکان و علاقه مندی بیشتر آنها به پرواز شود. این هنر که به Origami (اُریگامی یا هنر کاغذ و تا) معروف است کی از کاردستی های محبوب ژاپنی است که امروزه در سراسر جهان طرفداران زیادی دارد.

این مجموعه شامل 16 فایل PDF در قالب 61 صفحه زیپ شده است که انواع طرح های اوریگامی هواپیما را نمایش می دهد.

 


هنر کاغذ و تا (اُریگامی)

کلمه "Origami"متشکل از دو کلمهٔ "ori" و "gami" است، که"ori" به معنای تاکردن و "gami" تغییر یافته کلمه "kami" به معنای کاغذ است. بنابراین اریگامی هنر و اندیشه تا دادن کاغذ) یا صفحاتی از جنس پلستیک، ف و مواد دیگر (برای خلق شکل‌های مختلف، می‌باشد. این شکل‌ها تعداد زیادی ازحیوانات، پرندگان، ماهی‌ها، وسایل بازی، وسایل دکوری، شکل‌های هندسی و اشکالی در ارتباط با گرافیک، معماری، صنعت و ... را شامل می‌شوند. اریگامی طیف بسیار گسترده‌ای را در بر می‌گیرد، از کودکان پیش دبستانی تا اساتید دانشگاه. تمام مردم می‌توانند از آن لذت برده و با خلق طرح‌های جدید به تاریخ اریگامی بپیوندند. اریگامی مدرن، در چند سال اخیر) از سال۱۹۵۰ میلادی به بعد (با انتشار کتاب‌های آقای یوشیزاوا) Akira Yoshizava (استاد اریگامی از ژاپن، رنسانسخودش را شروع کرد. اکنون اریگامی کاربردهای مهمی در هنر، علم و صنعت پیدا نموده‌است. اُریگامی یا» هنر کاغذ و تا «یکی از کاردستی‌های محبوب ژاپنی است که امروزه در سراسر جهان طرفداران زیادی دارد. هدف این هنر آفریدن طرح‌های جالب از کاغذ با کمک تاهای هندسی است. معنای لغوی این واژه در زبان ژاپنی» تا کردن کاغذ «است و تمام مدل‌های کاغذ و تا را دربردارد، حتی آنهایی که ژاپنی نیستند. اریگامی فقط از تعداد کمی از تاهای گوناگون استفاده می‌کند، ولی همین تاها می‌توانند به روش‌های گوناگونی ترکیب شوند تا طرح‌های متفاوتی ایجاد کنند. به‌طور کلی، این طرح‌ها با یک برگ کاغذ مربع شکل آغاز می‌شود، که هر روی آن ممکن است به رنگ متفاوتی باشد و بدون بریدن کاغذ ادامه می‌یابد. البته بر خلف باور عمومی، اریگامی‌های باستانی ژاپن، کمتر سختگیری روی این قرارداد داشته و گاهی از بریدن کاغذ در هنگام آفریدن طرح یا شروع کردن با کاغذهای مستطیل، دایره، و دیگر کاغذهای غیرمربع استفاده می‌شد.

البته بر خلاف باور عمومی، اریگامی‌های باستانی ژاپن، کمتر سختگیری روی این قرارداد داشته و گاهی از بریدن کاغذ در هنگام آفریدن طرح کیری‌گامیو یا شروع کردن با کاغذهای مستطیل، دایره، و دیگر کاغذهای غیرمربع استفاده می‌شده استواشی کاغذ سنتی اوریگامی در ژاپن است. با انجام دادن تاهایی که در شش مرحروش ساخت کاغذ ظاهراً در حدود سال ۱۰۰ میلادی در چین شروع شد و تا بیش از پانصد سال به‌صورت یک راز نگهداری می‌شد. در حدود قرن ششم میلادی این صنعت توسط راهبان بودایی از چین به ژاپن وارد شد. سپس در نیمهٔ قرن هشتم میلادی و پس از تسلط اعراب مسلمان بر آسیای مرکزی، این صنعت توسط آنان به نقاط دیگر برده شد و در قرن دهم میلادی به مصر و در قرن دوازدهم میلادی به اسپانیا رسید. پس از ورود اعراب به سیسیل(Sicily)این صنعت وارد ایتالیا شد و کارگاه‌های کاغذسازی در ۱۲۷۶ در فابرینوی ایتالیا و در ۱۳۴۸ در تروی فرانسه آغاز به کار کردند. از این زمان به بعد یعنی از نیمهٔ دوم قرن چهاردهم میلادی مصرف کاغذ برای کتاب در اروپا متداول شد. اگر چه از ابتدای همین قرن استفاده از کاغذ در انگلستان رواج یافت، ولی اولین کارگاه تولید کاغذ در قرن پانزدهم در هرتفورد انگلستان برپا شد. اولین کارگاه ساخت کاغذ در آمریکای شمالی در سال ۱۶۹۰ ایجاد شد.

گروهی معتقدند که اولین بار خم کردن کاغذ در چین متداول شده‌است. استفاده از ماکت‌های کاغذی خانه، برای سوزاندن در مراسم تدفین از دلیل این ادعا است. اما شکی نیست که این ژاپنی‌ها بودند که هنر خم کردن کاغذ را کمال بخشیدند و به عبارتی از آن خود ساختند. البته هزینه بالی تهیه کاغذ موجب شده بود که از این هنر فقط برای مراسم خاص استفاده شود، مانند پروانه‌های کاغذی نر و ماده که برای تزیین فنجان‌ها در مراسم ازدواج استفاده می‌شد.

در دوره‌های مختلف تاریخی ژاپن، اوریگامی حضور داشته‌است. در خلل دوره موروماچی، در قرون چهاردهم تا شانزدهم میلادی (۱۳۳۳۱۵۷۳) اوریگامی مدرن به‌گونه‌ای اصولی توسط یک نویسنده ناشناس نگاشته شده‌است. سپس در دورهٔ ادو (۱۶۰۳۱۸۶۷) اوریگامی به‌صورت یک سرگرمی فراگیر درآمد که البته در آن زمان، Orisue نامیده می‌شد. کتاب "چگونه ۱۰۰۰ مرغ ماهیخوار با کاغذ بسازیم؟" در سال ۱۷۹۷ در ژاپن به چاپ رسید. در دوره میجی (۱۸۶۸۱۹۱۲) اوریگامی در برنامهٔ درسی مدارس و حتی مهدکودک‌ها وارد شد. تا کودکان هنر و مهارت کار با انگشتان را بیاموزند. از آن زمان تاکنون کاغذ مربعی ۱۵ در ۱۵ سانتی‌متری اوریگامی در همه‌جا فروخته می‌شود و اوریگامی برای سرگرمی و آموزش در مقیاس وسیع مورد استفاده قرار می‌گیرد.


ساخت انواع طرح های کاغذی (طرح های اوریگامی)



شناسه محصول: 683152
موجود

ساخت انواع طرح های کاغذی (طرح های اوریگامی)

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 5999تومان

برچسب ها :

ساخت انواع طرح های کاغذی (طرح های اوریگامی)

ساخت انواع طرح های کاغذی (طرح های اوریگامی)

Origami (اُریگامی یا هنر کاغذ و تا) یکی از کاردستی های محبوب ژاپنی است که امروزه در سراسر جهان طرفداران زیادی دارد.

هدف این هنر آفریدن طرح‌های جالب از کاغذ با کمک تاهای هندسی است. معنای لغوی این واژه در زبان ژاپنی تا کردن کاغذ است و تمام مدلهای کاغذ و تا را در بر دارد، حتی آنهایی که ژاپنی نیستند. اریگامی فقط از تعداد کمی از تاهای گوناگون استفاده می‌کند، ولی همین تاها می‌توانند به روش‌های گوناگونی ترکیب شوند تا طرحهای متفاوتی ایجاد کنند.

این مجموعه شامل 91 فایل PDF در 325 صفحه است که زیپ شده اند و انواع طرح های اوریگامی را نمایش می دهند. طرح هایی از جمله

طوطی

دایناسور

زنبور

اسب

اژدها

گاو

قایق

سنجاقک

هواپیما

عقاب

شیر

گل

خرچنگ

گربه

میمون

اردک

پنگون

خوک

لک لک

لاکپشت

پرندگان

و ده ها طرح زیبای دیگر...


هنر کاغذ و تا (اُریگامی)

کلمه "Origami"متشکل از دو کلمهٔ "ori" و "gami" است، که"ori" به معنای تاکردن و "gami" تغییر یافته کلمه "kami" به معنای کاغذ است. بنابراین اریگامی هنر و اندیشه تا دادن کاغذ) یا صفحاتی از جنس پلستیک، ف و مواد دیگر (برای خلق شکل‌های مختلف، می‌باشد. این شکل‌ها تعداد زیادی ازحیوانات، پرندگان، ماهی‌ها، وسایل بازی، وسایل دکوری، شکل‌های هندسی و اشکالی در ارتباط با گرافیک، معماری، صنعت و ... را شامل می‌شوند. اریگامی طیف بسیار گسترده‌ای را در بر می‌گیرد، از کودکان پیش دبستانی تا اساتید دانشگاه. تمام مردم می‌توانند از آن لذت برده و با خلق طرح‌های جدید به تاریخ اریگامی بپیوندند. اریگامی مدرن، در چند سال اخیر) از سال۱۹۵۰ میلادی به بعد (با انتشار کتاب‌های آقای یوشیزاوا) Akira Yoshizava (استاد اریگامی از ژاپن، رنسانسخودش را شروع کرد. اکنون اریگامی کاربردهای مهمی در هنر، علم و صنعت پیدا نموده‌است. اُریگامی یا» هنر کاغذ و تا «یکی از کاردستی‌های محبوب ژاپنی است که امروزه در سراسر جهان طرفداران زیادی دارد. هدف این هنر آفریدن طرح‌های جالب از کاغذ با کمک تاهای هندسی است. معنای لغوی این واژه در زبان ژاپنی» تا کردن کاغذ «است و تمام مدل‌های کاغذ و تا را دربردارد، حتی آنهایی که ژاپنی نیستند. اریگامی فقط از تعداد کمی از تاهای گوناگون استفاده می‌کند، ولی همین تاها می‌توانند به روش‌های گوناگونی ترکیب شوند تا طرح‌های متفاوتی ایجاد کنند. به‌طور کلی، این طرح‌ها با یک برگ کاغذ مربع شکل آغاز می‌شود، که هر روی آن ممکن است به رنگ متفاوتی باشد و بدون بریدن کاغذ ادامه می‌یابد. البته بر خلف باور عمومی، اریگامی‌های باستانی ژاپن، کمتر سختگیری روی این قرارداد داشته و گاهی از بریدن کاغذ در هنگام آفریدن طرح یا شروع کردن با کاغذهای مستطیل، دایره، و دیگر کاغذهای غیرمربع استفاده می‌شد.

البته بر خلاف باور عمومی، اریگامی‌های باستانی ژاپن، کمتر سختگیری روی این قرارداد داشته و گاهی از بریدن کاغذ در هنگام آفریدن طرح کیری‌گامیو یا شروع کردن با کاغذهای مستطیل، دایره، و دیگر کاغذهای غیرمربع استفاده می‌شده استواشی کاغذ سنتی اوریگامی در ژاپن است. با انجام دادن تاهایی که در شش مرحروش ساخت کاغذ ظاهراً در حدود سال ۱۰۰ میلادی در چین شروع شد و تا بیش از پانصد سال به‌صورت یک راز نگهداری می‌شد. در حدود قرن ششم میلادی این صنعت توسط راهبان بودایی از چین به ژاپن وارد شد. سپس در نیمه قرن هشتم میلادی و پس از تسلط اعراب مسلمان بر آسیای مرکزی، این صنعت توسط آنان به نقاط دیگر برده شد و در قرن دهم میلادی به مصر و در قرن دوازدهم میلادی به اسپانیا رسید. پس از ورود اعراب به سیسیل(Sicily)این صنعت وارد ایتالیا شد و کارگاه‌های کاغذسازی در ۱۲۷۶ در فابرینوی ایتالیا و در ۱۳۴۸ در تروی فرانسه آغاز به کار کردند. از این زمان به بعد یعنی از نیمهٔ دوم قرن چهاردهم میلادی مصرف کاغذ برای کتاب در اروپا متداول شد. اگر چه از ابتدای همین قرن استفاده از کاغذ در انگلستان رواج یافت، ولی اولین کارگاه تولید کاغذ در قرن پانزدهم در هرتفورد انگلستان برپا شد. اولین کارگاه ساخت کاغذ در آمریکای شمالی در سال ۱۶۹۰ ایجاد شد.

گروهی معتقدند که اولین بار خم کردن کاغذ در چین متداول شده‌است. استفاده از ماکت‌های کاغذی خانه، برای سوزاندن در مراسم تدفین از دلیل این ادعا است. اما شکی نیست که این ژاپنی‌ها بودند که هنر خم کردن کاغذ را کمال بخشیدند و به عبارتی از آن خود ساختند. البته هزینه بالی تهیه کاغذ موجب شده بود که از این هنر فقط برای مراسم خاص استفاده شود، مانند پروانه‌های کاغذی نر و ماده که برای تزیین فنجان‌ها در مراسم ازدواج استفاده می‌شد.

در دوره‌های مختلف تاریخی ژاپن، اوریگامی حضور داشته‌است. در خلل دوره موروماچی، در قرون چهاردهم تا شانزدهم میلادی (۱۳۳۳۱۵۷۳) اوریگامی مدرن به‌گونه‌ای اصولی توسط یک نویسنده ناشناس نگاشته شده‌است. سپس در دوره ادو (۱۶۰۳۱۸۶۷) اوریگامی به‌صورت یک سرگرمی فراگیر درآمد که البته در آن زمان، Orisue نامیده می‌شد. کتاب "چگونه ۱۰۰۰ مرغ ماهیخوار با کاغذ بسازیم؟" در سال ۱۷۹۷ در ژاپن به چاپ رسید. در دوره میجی (۱۸۶۸۱۹۱۲) اوریگامی در برنامهٔ درسی مدارس و حتی مهدکودک‌ها وارد شد. تا کودکان هنر و مهارت کار با انگشتان را بیاموزند. از آن زمان تاکنون کاغذ مربعی ۱۵ در ۱۵ سانتی‌متری اوریگامی در همه‌جا فروخته می‌شود و اوریگامی برای سرگرمی و آموزش در مقیاس وسیع مورد استفاده قرار می‌گیرد.


قیود زمانی و روند تنظیم زمان بندی FPGA



شناسه محصول: 682838
موجود

قیود زمانی و روند تنظیم زمان بندی FPGA

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 10000تومان

برچسب ها :

قیود زمانی و روند تنظیم زمان بندی FPGA

قیود زمانی و روند تنظیم زمان بندی FPGA

قیود زمانی و روند تنظیم زمان بندی FPGA

 

فایل PDF

فارسی 

20 صفحه

 

 

محدودیتهای زمانی

محدودیتهای زمانی طراحی می توانند به عنوان یک ورودی برای ابزارهای سنتز یا پیاده سازی فیزیکی ارائه شده باشند. ابزارهای پیاده سازی فیزیکی از فرمت اختصاصی UCF   استفاده می‌کنند. Synopsys Synplify با قیود زمانی فرمت SDC کار می کند. Xilinx XST از syntax XCF استفاده می کند که خیلی شبیه تر به UCF است. این قسمت خلاصه ای از متداول ترین قیود زمانی فرمت UCF را ارائه می‌دهد. مثالهای ساده ی زیر استفاده از syntax قیود را نشان داده است.

 

فهرست

1      محدودیتهای زمانی.. 1

1-1          قید PERIOD.. 2

1-2          قید OFFSET IN/OUT. 2

1-3        MAXDELAY و MAXSKEW... 3

1-4          قید FROM:TO.. 3

1-5          قید TIG.. 3

1-6          الویت بندی قیود. 4

2      اجرای آنالیز زمان بندی.. 4

2-1          استفاده از آنالیز زمانی Xilinx. 4

2-2          نمونه های کاربردی TRACE.. 5

2-3          آشنایی با گزارشهای زمانی Xilinx. 5

3         روند تنظیم زمان بندی.. 9

3-1          سنتز و پیاده سازی اولیه یک طرح.. 10

3-2          سنتز و پیاده سازی با بکارگیری محدودیت های زمانی: 11

3-3          آشنائی با timing score. 12

4      زمان بندی نهایی: گزینه های ابزار. 13

4-1          استفاده از جداول هزینه. 14

4-2          زمان بندی مجدد. 15

4-3          Effort level 16

4-4          قرار دادن رجیسترها در IOB.. 16

4-5          کدگذاری FSM... 16

4-6          مسطح کردن طرح سلسله مراتبی.. 16

4-7          اشتراک گذاری منابع.. 16

4-8          استفاده از SmartXplorer 17

5          زمان بندی نهایی: قیود و شیوه کدنویسی.. 17

5-1          استفاده از قیود سنتز. 17

5-2          مسیرهای Multicycle. 17

5-3          مسیرهای False. 18

5-4          کاهش fanout 19

5-5          استفاده از منابع مسیریابی اختصاصی.. 19

5-6          شماتیک ریست... 19

5-7          Pipelin کردن.. 19

5-8          کاهش تعداد سطوح لاجیک.... 19

6      الویت رمزنگارها 19

6-1          ثبت همه ورودیها و خروجیهای در یک ماژول.. 19

6-2          استفاده از IP core اختصاصی.. 20

6-3          با استفاده DSP48 و SRL.. 20

6-4          کاهش دادن فرکانس کلاک... 20

6-5          سریعتر کردن سرعت FPGA.. 20

 


 

نکاتی در مورد فرایند Floorplanning ، قیود جانمائی و مسیریابی



شناسه محصول: 682839
موجود

نکاتی در مورد فرایند Floorplanning ، قیود جانمائی و مسیریابی

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 10000تومان

برچسب ها :

نکاتی در مورد فرایند Floorplanning ، قیود جانمائی و مسیریابی

نکاتی در مورد فرایند Floorplanning ، قیود جانمائی و مسیریابی

نکاتی در مورد فرایند Floorplanning، قیود جانمائی و مسیریابی

 

فایل PDF

20 صفحه 

فارسی

 

floorplanning  فرایند اضافه کردن قیود جانمائی و مسیریابی به طراحی است. floorplanning یک طرح بزرگ، با سرعت بالا کلید رسیدن به زمان بندی نهایی است. floorplanning خوب می تواند به طور چشمگیری عملکرد طراحی را بهبود دهد و کیفیت پایدار نتایج پیاده سازی طرح را تضمین کند. floorplanning ضعیف می تواند اثر معکوس داشته باشد یعنی قیود زمانی محقق نشود و سبب نتایج پیاده سازی ناپایدار گردد.

floorplanning موثرFPGA  مهارتی است که نیاز به تجربه دارد. همچنین به داشتن دانش عالی از طرح و اهداف عملکردی آن، گزینه های ابزار، درک عمیق از ساختار و قابلیتهای FPGA  مورد نظر و توانایی برای نوشتن کد لازم و قیودی که بر مبنای آنالیز نتایج زمانی باشد، نیاز دارد. floorplanning فرایندی است که به تجسمی از بخشهای طرح سنتز شده نیاز دارد که نواحی مختلف قطعهFPGA  را در جای مناسب قرار دهد.

floorplanning در ASIC یک تخصص مهندسی است. یک یا چند مهندس می توانند تمام وقت بر روی floorplanning تراشه های بزرگ کار کنند. FPGA floorplanning خیلی ساده تر است و معمولا توسط همان مهندسین طراح انجام می شود.

floorplanning نه فقط برای طرح های بزرگ، پر مصرف و با سرعت بالا توصیه می شود بلکه برای طرح های کوچک نیز توصیه می شود. Floorplanning یک طرح کوچک می تواند به سادگی اختصاص یک قید جانمائی باشد و حتی اگر طرح فرکانس کلاک پایینی دارد و قیود زمانی تحقق پیدا کرده، غالبا بهتر است قیود جانمائی برای بهبود زمان اجرای پیاده سازی طرح و ثبات نتایج اضافه شود.

floorplanning عملی شدیدا مرتبط با زمان بندی نهایی و تا حدی طراحی لاجیک دارد. توصیه می شود در ابتدا از آماده سازی چرخه طراحی شروع کنید. برای مثال ملاحظات floorplanning ممکن است وزنه ای در فرایند تقسیم بندی طراحی به ماژولها داشته باشد.

فهرست

 FPGA Floorplanning

 روند  FPGA Floorplanning

 تخصیص ورودی خروجی

ماژولهای Floorplanning anchor 

  سایر ماژولهای Floorplanning  

 قفل کردن اجزای اصلی

تغییرات افزایشی  floorplan. 

قیود جانمائی و مسیر یابی 

 قید AREA_GROUP. 

قید مسیریابی مستقیم   

قید PROHIBIT. 

Save net flag. 

قید موقعیت

درک تاخیرهای مسیریابی

عبور از FPGA tile. 

نکات متفرقه درباره  floorplanning. 

  floorplanning حافظه ها و FIFO ها  

  Floorplanning FIFOs  

حافظه های floorplanning. 

 

 


شبیه سازی در FPGA ، انتخاب بهترین شبیه ساز و بهترین شیوه شبیه سازی



شناسه محصول: 682830
موجود

شبیه سازی در FPGA ، انتخاب بهترین شبیه ساز و بهترین شیوه شبیه سازی

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 12000تومان

برچسب ها :

شبیه سازی در FPGA ، انتخاب بهترین شبیه ساز و بهترین شیوه شبیه سازی

شبیه سازی در FPGA ، انتخاب بهترین شبیه ساز و بهترین شیوه شبیه سازی

فایل PDF

33 صفحه

فارسی

شبیه سازی در FPGA ، انتخاب بهترین شبیه ساز و بهترین شیوه شبیه سازی

انواع شبیه سازی

طراحان می توانند شبیه سازی‌های مختلفی در طول چرخه‌ی توسعه FPGA شامل، RTL، عملکردی، gate-level و زمان بندی به کار برند.

شبیه سازی RTL با استفاده از کد اصلی Verilog و VHDL صورت می گیرد.

شبیه سازی عملکردی، که به عنوان شبیه سازی پس از سنتز نیز شناخته می شود، با استفاده از مدل RTL عملکردی از نت‌لیست سطح گیت تولید شده توسط یک ابزار سنتز انجام می شود. مدل‌های RTL سطح گیت عملکردی شامل مدلهای شبیه سازی المانهای اولیه مشخص FPGA مانند LUT ها و رجیسترها است. دلیل نامیدن این شبیه سازی به شبیه سازی عملکردی این است که حاوی هیچ نوع اطلاعات زمان‌بندی مشخص فنی، جانمائی یا مسیریابی طرح نیست.

شبیه سازی زمان بندی سطح گیت در طراحی بعد از مرحله place and route انجام می شود. این شبیه سازی دقیق ترین نوع شبیه سازی است که حاوی همه اطلاعات جانمائی، مسیریابی و تاخیر زمانی است.

شبیه سازی RTL بسیار سریعتر از شبیه سازی عملکردی و زمانی سطح گیت است چراکه پایگاه داده شبیه سازی کوچکترین است و نمی تواند حاوی اطلاعات جانمائی، مسیریابی و زمان بندی در طراحی پایانی FPGA باشد. این دلیلی برای اینکه چرا شبیه سازی RTL در اغلب موارد اجرا می شود. در روند طراحی FPGA، معمولا هنگامی که طراحان احتمال می دهند که ممکن است بین نتایج شبیه سازی RTL و عملکردی یا زمان بندی سطح گیت عدم تطابق وجود داشته باشد و منجر به طراحی نادرست شود، شبیه سازی عملکردی و زمانی سطح گیت انجام می گیرد. این عدم تطابق می تواند به چند دلیل بوجود آمده باشد.

توجه کنید نام گذاری انواع شبیه سازی‌ها ثابت نیست. نام یکسان، به طور مثال " gate-level simulation" در instance، می‌تواند با اندکی اختلاف معنایی در روندهای شبیه سازی‌های فروشندگان مختلف FPGA وجود داشته باشد. این وضعیت در روندهای شبیه‌سازی‌ ASIC که انواع شبیه‌سازی‌ها گوناگونی بیشتری دارند، به طور مثال شبیه سازی سطح ترانزیستور و دینامیک، گیج کننده تر است.

1      انواع شبیه سازی

2      بهبود کارایی شبیه سازی

2-1          نوع شبیه سازی

2-2        profiling

2-3          قطعات در آزمایش بهینه سازی های کد

2-4          بهینه سازیهای Testbench

2-5          بهینه سازیهای مدلهای شبیه سازی

2-6          کاهش تعداد رخدادهای شبیه سازی

2-7          گزینه های بهینه سازی

2-8          شبیه سازی 2 حالته

2-9          کامپایل افزایشی

2-10        کاهش سطح verbose

2-11        کاهش visibility یک طراحی شبیه سازی شده

2-12        اجرای همزمان

2-13        دنبال کردن بهترین روشهای شبیه ساز

2-14        ارتقا به یک شبیه ساز سریعتر

2-15        محیط شبیه سازی

2-16        روند شبیه سازی

3         عدم تطابق نتایج شبیه سازی و سنتز

3-1          محیط شبیه سازی ناصحیح

3-2          شبیه سازی نادرست قطعه واسط

3-3          پوشش ناقص شبیه سازی

3-4          قیود ورودی/خروجی نادرست

3-5          قیود زمانی نادرست

3-6          تغییر حوزه کلاک

3-7          دستورات کامپایلر و attribute های Verilog

3-8          لاجیک دو حالته و 4 حالته Verilog

3-9          تنظیمات ناصحیح پروژه

3-10        گزینه‌های ابزار سنتز و پیاده سازی فیزیکی

3-11        ریست آسنکرون

3-12        شکست سخت افزاری

3-13        اشکال ابزار سنتز یا پیاده سازی فیزیکی

4      انتخاب شبیه ساز

4-1          قیمت

4-2          گزینه‌های صدور مجوز

4-3          کارایی

4-4          استفاده از حافظه

4-5          پشتیبانی از زبان

4-6          پشتیبانی از سیستم عامل

4-7          یکپارچه شدن با کتابخانه‌های شبیه سازی FPGA

4-8          PLI و VPI

4-9          Lint

4-10        assertion ها، پوشش کد و عملکردی

4-11        ویژگیهای GUI پیشرفته

5          مروری بر شبیه سازهای تجاری و منبع باز

6      طراحی testbenche های شبیه سازی

6-1          انتخاب زبان

6-2          مدل سازی المانهای اولیه FPGA مشخص و IP core ها

6-3          مدل سازی قطعات

6-4          مدل سازی گذرگاه‌ها

7         بهترین روشهای شبیه سازی

7-1          ارتباط بین threadهای شبیه سازی

7-2          استفاده از رخدادها

7-3          اشتراک گذاری منابع

7-4          انتقال داده

7-5          تاخیرهای شبیه سازی دلتا

7-6          استفاده از دستور  timescale

7-7          نمایش متغیرهای حالت

8     اندازه گیری کارایی شبیه سازی

8-1          زمان کلی سیستم

8-2          نرمالیزه کردن زمان شبیه سازی

8-3          شبیه سازی فرکانسی

 

 


صد نکته قدرتمند در کار با FPGA



شناسه محصول: 682556
موجود

صد نکته قدرتمند در کار با FPGA

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 90000تومان

برچسب ها :

صد نکته قدرتمند در کار با FPGA

صد نکته قدرتمند در کار با FPGA

مجموعه فایل های ذیل که در فروشگاه به صورت جداگانه به فروش می رسند با 44 درصد تخفیف تحت عنوان صد نکته قدرتمند در FPGA به فروش می رسد.

 PDF

466 صفحه

فارسی

  1. Bring-upو اشکالزدایی طراحی FPGA
  2. بازبینی طراحی FPGA
  3. فایل توضیحات کامل در مورد نرم افزار ISEشرکت Xilinx
  4. شبیه سازی در FPGA، انتخاب بهترین شبیه ساز و بهترین شیوه شبیه سازی
  5. قیود زمانی و روند تنظیم زمان بندی FPGA
  6. نکاتی در مورد فرایند Floorplanning، قیود جانمائی و مسیریابی
  7. نکاتی درباره IP Coreها و بلوک های عملکردی FPGA
  8. چگونه طرحهای FPGAخود را بهینه کنید
  9. نکات مهم انتقال یک طرح ASICبه FPGA
  10. نکاتی که باید برای انتخاب یک تراشه FPGAرعایت شود
  11. فرایند پیکربندی FPGA
  12. استفاده از حافظه های تعبیه شده در FPGAو محدودیتهای آن
  13. Pipelineو پیاده سازی FPGAبا آن
  14. کلاک FPGA
  15. زبان توصیف سخت افزار وریلاگ Verilog
  16. چگونگی ارتباط FPGAبا قطعات خارجی دیگر
  17. کاربرد شیفت رجیسترها در طرح های FPGA
  18. نقش طراحی ریست در یک FPGA
  19. آشنایی با المانهای اولیه‌ی DSP48شرکت Xilinx
  20. استفاده از ماشینهای حالت در طراحی های FPGA
  21. شمارنده ها و محاسبات علامت دا در FPGA
  22. کاربرد FIFOها در طرح های FPGA
  23. ابزارهای کمتر شناخته شده ی Xilinx
  24. مراحل اجرای یک پروژه ی FPGA
  25. شرکت های تولید کننده FPGA

فایل توضیحات کامل در مورد نرم افزار ISE شرکت Xilinx



شناسه محصول: 682581
موجود

فایل توضیحات کامل در مورد نرم افزار ISE شرکت Xilinx

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 12500تومان

برچسب ها :

فایل توضیحات کامل در مورد نرم افزار ISE شرکت Xilinx

فایل توضیحات کامل در مورد نرم افزار ISE شرکت Xilinx

ISE In Depth (فایل توضیحات کامل در مورد نرم افزار ISE شرکت Xilinx)

PDF

150 صفحه

فارسی

 

در این کتاب الکترونیکی آموزشی ویژگیهای نرم افزار ISE معرفی شده است و چگونگی ارتباط ابزارهای طراحی و پیاده سازی در این نرم افزار توضیح داده می شود. این راهنما ابزار یادگیری ISE برای طراحانی است که که یا با این ویژگیها آشنا نیستند یا می خواهند اطلاعات خود در مورد ISE را بروز و تکمیل نمایند. تعداد صفحات این فایل PDF صد و پنجاه صفحه می باشد.

 

در نرم‌افزار ISE می‌توان از طریق رابط Project Navigator به تمام ابزارهای پیاده­سازی، کلیت طرح و همچنین به فایل­ها و مستندات پروژه­ دسترسی داشت.

فهرست

1      مقدمه    1

2      مروری بر نرم‌افزار ISE.. 2

3     طراحی بر پایه HDL.. 4

3-1      شروع کار با نرم‌افزار ISE.. 4

3-1-1    به وجود آوردن یک پروژه جدید. 4

3-2     توصیف طراحی.. 6

3-2-1    اضافه کردن فایل‌های منبع.. 6

3-2-2    تصحیح خطاهای HDL.. 7

3-2-3    استفاده از New Source Wizard وISE Text Editor 8

3-3     استفاده از الگوهای زبان.. 10

3-3-1    شیوه استفاده از الگوهای زبان.. 10

3-3-2    اضافه کردن یک الگوی زبان به فایل HDL.. 11

3-4     ایجاد یک ماژول با استفاده از ابزارCORE Generator 12

3-4-1    ایجاد timer_preset CORE با ابزارCORE Generator 13

3-4-2    نمونه‌گیری از کد تولید شده توسط CORE Generator و استفاده در کد HDL.. 16

3-5     ساخت یک ماژول DCM... 18

3-5-1    نمونهگیری از dcm1 Macro برای استفاده در طرح به زبان VHDL.. 20

3-5-2    نمونهگیری از dcm1 Macro برای استفاده در طرح به زبان Verilog. 21

3-6     سنتز طرح.. 22

3-6-1     سنتز طرح با استفاده از XST. 23

3-6-2     سنتز کردن طرح با نرم‌افزارهای Synplify/Synplify Pro. 26

3-6-3     سنتز کردن با Precision Synthesis. 28

4     طراحی بر پایه شماتیک.... 30

4-1     شروع به کار. 30

4-2     به وجود آوردن یک پروژه جدید. 30

4-3     تشریح طراحی.. 31

4-4     باز کردن فایل شماتیک در Xilinx Schematic Editor 34

4-4-1    دست‌کاری پنجره نمایش.... 34

4-5     ساخت ماکروی شماتیکی.. 35

4-6     تعریف شماتیک time_cnt 36

4-7     ایجاد و جایگذاری نماد time_cnt 44

4-8     ایجاد یک ماژول با استفاده از ابزارCORE Generator 45

4-8-1    ایجاد timer_preset CORE با ابزارCORE Generator 45

4-9     ساخت یک ماژول DCM... 49

4-10  ساخت نماد dcm1. 51

4-11  ساخت یک ماژول بر پایه HDL.. 51

4-12  استفاده از الگوهای زبان.. 54

4-12-1 شیوه استفاده از الگوهای زبان.. 54

4-12-2 اضافه کردن یک الگوی زبان به فایل HDL.. 55

4-13  ساخت نمادهای شماتیک برای HDL Modules. 56

4-13-1 جایگذاری نمادهای statmach و timer_preset و dcm1 و debounce. 56

4-14  استفاده از Hierarchy Push/Pop. 58

4-15  مشخص کردن ورودی‌ها و خروجی‌های دستگاه. 58

4-15-1 اضافه کردن پین‌های ورودی.. 59

4-15-2 اضافه کردن علائم I/O و نام‌های سیم.. 59

4-15-3 نشانه‌گذاری موقعیت‌های پین.. 60

4-16  کامل کردن شماتیک... 61

5     شبیه‌سازی رفتاری.. 64

5-1     راه‌اندازی ModelSim.. 64

5-2     نصب lSim.. 64

5-3     شروع به کار. 64

5-4     اضافه کردن یک HDL Test Bench. 66

5-5     شبیه‌سازی رفتاری با استفاده از ModelSim و ISIM... 68

5-6     اجرای شبیه‌سازی.. 69

5-6-1     اضافه کردن سیگنال‌های داخلی در ISIM... 70

5-6-2     تحلیل سیگنال‌ها 72

5-6-3     اضافه کردن سیگنال‌های داخلی در Modelsim.. 73

5-6-4     اضافه کردن تقسیم‌گر درModelSim.. 74

5-6-5     ذخیره کردن شبیه‌سازی در ModelSim.. 75

6      پیاده‌سازی طرح.. 77

6-1     شروع. 77

6-1-1     شروع پیاده‌سازی طراحی.. 78

6-2     مشخص کردن گزینه‌ها 79

6-3     ساخت قیود زمان‌بندی.. 81

6-4     ترجمه طرح.. 81

6-5     استفاده از Constraints Editor 82

6-6      تخصیص پایه‌های I/O با استفاده از ابزارPlanAhead. 88

6-7     نگاشت طرح.. 92

6-8     استفاده از آنالیز زمان‌بندی برای تخصیص Block Delays پس از Mapping. 94

6-8-1     تخمین اهداف زمان‌بندی با قانون 50/50. 95

6-8-2     مروری بر Post-Map Static Timing Report 95

6-9     جانمایی و مسیر کشی طرح.. 97

6-10  استفاده از FPGA Editor برای بررسی Place and Route. 99

6-11  ارزیابی Post-Layout Timing. 101

6-11-1  تحلیل طراحی با استفاده از ابزارPlanAhead. 102

6-12  ساخت دیتای پیکربندی.. 104

6-12-1  ایجاد فایل PROM با نرم‌افزار iMPACT. 105

6-13  پیاده‌سازی خط فرمان.. 108

7     شبیه‌سازی Timing. 109

7-1     شبیه‌سازی زمانی با استفاده از ModelSim.. 110

7-1-1    مشخص کردن ویژگی‌های فرایند شبیه‌سازی.. 111

7-1-2    انجام شبیه‌سازی.. 113

7-2     شبیه‌سازی زمانی با استفاده از ISIM... 119

7-2-1    انجام شبیه‌سازی.. 120

8     پیکربندی با استفاده از iMPACT.. 126

8-1     پشتیبانی از قطعات.. 126

8-2     پشتیبانی از کابل‌ها 126

8-3     پشتیبانی از مـد پیکربندی.. 126

8-4     شروع به کار. 127

8-4-1    باز کردن iMPACT با Project Navigator 127

8-4-2    باز کردن iMPACT مستقل از ISE.. 128

8-5     استفاده از مـد پیکربندی Boundary-Scan. 128

8-5-1    مشخص کردن مـد پیکربندی Boundary-Scan. 129

8-5-2    تخصیص فایل‌های پیکربندی.. 130

8-5-3    ذخیره فایل پروژه. 132

8-5-4    ویرایش تنظیمات.. 132

8-5-5    اجرای عملیات Boundary-Scan. 133

8-6     عیب‌یابی پیکربندی Boundary-Scan. 137

8-6-1     بررسی اتصال کابل.. 137

8-6-2     بررسی نصب زنجیره. 137

8-7     ایجاد یک فایلSVF. 138

8-7-1    راه‌اندازی زنجیره Boundary-Scan. 139

8-8     نوشتن فایل SVF. 140

8-9     توقف نوشتن در فایل SVF. 142

8-10  بازخوانی فایل SVF یا  XSVF. 142

 

 

تحقیق حسابداری سرمایه گذاری کوتاه مدت و حسابداری وجوه نقد،68 صفحه،docx



شناسه محصول: 682176
موجود

تحقیق حسابداری سرمایه گذاری کوتاه مدت و حسابداری وجوه نقد،68 صفحه،docx

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 10000تومان

برچسب ها :

تحقیق حسابداری سرمایه گذاری کوتاه مدت و حسابداری وجوه نقد،68 صفحه،docx

تحقیق حسابداری سرمایه گذاری کوتاه مدت و حسابداری وجوه نقد،68 صفحه،docx

این تحقیق در مورد حسابداری سرمایه گذاری کوتاه مدت و حسابداری وجوه نقد در 68 صفحه و در قالب ورد و شامل حسابداری سرمایه گذاری کوتاه مدت و حسابداری وجوه نقد،حسابداری سرمایه گذاری کوتاه مدت، حسابداری وجوه نقد،بهای تمام شده سرمایه گذاری،استاندارد حسابداری،صندوق سرمایه گذاری با سرمایه ثابت،معادل وجه نقد،جريان وجه نقد،طبقه بندي جريانهاي نقدي،صورت گردش وجوه نقد و غیره می باشد.

فهرست

                                                                                                                                                                      

حسابداری سرمایه گذاری کوتاه مدت... 3

بهای تمام شده سرمایه گذاری.. 4

سرمایه گذاری کوتاه مدت در سهام ( سرمایه گذاری جاری.. 4

روش ارزش بازار ( خالص ارزش فروش... 5

روش اقل بهای تمام شده یا خالص ارزش فروش... 6

استاندارد حسابداری شرکتهای سرمایه گذاری.. 6

چشم انداز. 6

تعاریف واصطلاحات: 7

صندوق سرمایه گذاری با سرمایه ثابت(بسته. 7

صندوق سرمایه گذاری با سرمایه متغیر(باز. 7

صندوق سرمایه گذاری نیمه باز: 7

معادل سازی: 7

حسابداري وجوه نقد. 10

کاربرد اطلاعات تاريخي مربوط به جريانهاي نقدي.. 10

نکات قابل توجه براي استفاده از اطلاعات صورت جريان وجوه نقد. 11

مزاياي اطلاعات صورت جريان وجوه نقد در مقايسه با اطلاعات ساير اجزاي صورتهاي مالي اساسي.. 11

دامنه کاربرد. 11

وجه نقد. 12

معادل وجه نقد. 12

جريان وجه نقد. 12

نکات قابل توجه در مورد تعريف وجه نقد. 12

طبقه بندي جريانهاي نقدي.. 13

طبقه بندي جريانهاي نقدي.. 13

جريانهاي نقدي ناشي از فعاليتهاي عملياتي.. 13

روشهاي گزارشگري جريانهاي نقدي ناشي از فعاليتهاي عملياتي.. 14

روش مستقيم.. 14

مزاياي روش مستقيم: 14

ايراد روش مستقيم: 15

روش غير مستقيم.. 15

مزاياي روش غير مستقيم: 15

معايب روش غيرمستقيم: 15

چگونگی تهیه صورت جریان وجوه نقد حسابداري مالي.. 15

اجزاي‌ صورتهاي‌ مالي‌.. 16

اصول حسابداري: 16

حسابداري ميانه: 17

اصول و مفاهيم حسابداري.. 17

هدف از تهيه صورت گردش وجوه نقد. 18

ساختار صورت گردش وجوه نقد: 18

گردش وجوه نقد. 19

فعاليتهاي عملياتي.. 19

دريافتهاي نقدي: 19

دريافتهاي نقدي: 19

ماليات بر درآمد. 20

فعاليتهاي سرمايه گذاري.. 20

پرداختهاي نقدي: 20

فعاليتهاي تامين مالي.. 20

حسابداري وجه نقد. 20

تنخواه گردان. 21

صندوق.. 21

حساب بانک.... 21

سابقه تاریخی صورت جریان نقدی.. 25

هدف از تهیه صورت جریان های نقدی.. 27

مزایای صورت جریان های نقدی.. 27

تعاریف اساسی.. 28

جریان های ورودی – وجه نقد دریافتی از: 30

تغییرات نرخ ارز مربوط به موجودی ارزی.. 31

روش های تهیه صورت جریان های وجوه نقدی.. 31

برای تهیه صورت جریان های نقدی از سه روش استفاده می شود: 32

نکاتی در گزارشگری جریان های نقدی.. 33

جریان های نقدی غیر مترقبه. 35

معاملات غیر نقدی.. 36

تعدیلات سنواتی.. 36

شروع دو راه برای ایجاد صورت جریان وجوه نقدی وجود دارد: 37

تعاریف‌... 43

گزارش‌ سایر جریانهای‌ نقدی‌.. 49

سرمایه‌گذاری‌ در واحدهای‌ تجاری‌ فرعی‌ و وابسته‌ و صورت‌ جریان‌ وجوه نقد تلفیقی‌.. 53

جریانهای‌ نقدی‌ غیرمترقبه‌. 57

تعدیلات‌ سنواتی‌.. 58

نمونه‌های‌ صورت‌ جریان‌ وجوه نقد. 60

جریان نقدی عملیاتی.. 60

جریان نقد سرمایه‌گذاری.. 61

جریان نقد ناشی از فعالیت‌های مالی.. 61

روش‌های تهیه صورت جریان وجه نقد. 61

مزایای هر یک از این روش‌ها عبارت‌اند از: 62

جریان‌های ورودی و خروجی.. 62

وجوه نقد و كنترلهاى مربوط به آن. 62

صندوق.. 63

تنخواه گردان. 64

حساب بانك.... 65

صورت حساب بانك.... 66

 

 

 

 

 

حسابداری سرمایه گذاری کوتاه مدت

اصولاً دلایل مختلفی ممکن است از انجام سرمایه گذاری تعقیب گردد . از جمله این دلایل ، استفاده از وجوه نقد مازاد برای تحصیل یک بازدهی مناسب ، ایجاد روابط و مناسبات تجاری با شرکت های دیگر بقصد بهبود سودآوری و یا حصول اطمینان از تولید کارآمد و توسعه فعالیت های شرکت را می توان نام برد . قابل توجه است که در خصوص سرمایه گذاری های کوتاه مدت استفاده بهینه از وجود نقد مازاد به منظور کسب بازدهی مناسب در دوره ای کوتاهتر از یکسال هدف و دلیل اصلی سرمایه گذاری تلقی می گردد .براساس تعریف انجام شده در استاندارد حسابداری شماره ۱۵ ، سرمایه گذاری « نوعی دارایی است که واحد سرمایه گذار برای افزایش منافع اقتصادی از طریق توزیع منافع ، افزایش ارزش و یا مزایای دیگر نگهداری می کند ». سرمایه گذار ی ها ممکن است به شکل مالی نظیر سرمایه گذاری در سهام ، اوراق قرضه و یا سپرده های بانکی انجام گرفته و یا در قالب دارایی های فیزیکی مثل زمین و ساختمان ، فلزات گرانبها و امثال آن نگهداشته شود .

بهای تمام شده سرمایه گذاری

بهای تمام شده یک سرمایه گذاری شامل قیمت خرید سهام به علاوه مخارج تحصیل از قبیل کارمزد کارگزار ، حق الزحمه و عوارض و مالیات خرید می باشد .

چنانچه سرمایه گذاری تحصیل شده در برگیرنده سود تضمین شده یا سود سهام تعلق یافته و دریافت نشده باشد ، بهای تمام شده عبارت از بهای خرید پس از کسر هرگونه سود تعلق یافتۀ دریافت نشده خواهد بود .

سرمایه گذاری کوتاه مدت در سهام ( سرمایه گذاری جاری

طبقه بندی سرمایه گذاری به کوتاه مدت و بلند مدت به قصد مدیریت از لحاظ مدت زمان نگهداری سرمایه گذاری بستگی دارد . اگر سرمایه گذاری به قصد تبدیل به وجه نقد در طی مدتی کمتر از یکسال از تاریخ ترازنامه و یا در طی مدت چرخه عملیات ( هرکدام که طولانی تر باشد ) انجام شده باشد ، نوعاً کوتاه مدت تلقی خواهد شد .

سرمایه گذاری های جاری می تواند شامل سرمایه گذاری سریع المعامله در بازار و یا سرمایه گذاری های جاری دیگر باشد . سرمایه گذاری سریع المعامله در بازار شامل آن دسته از سرمایه گذاری ها می باشد که اولاً بازار فعالی که آزاد و قابل دسترس باشد برای آن وجود داشته و ثانیاً قیمت های معاملاتی در چنین بازاری معلوم بوده و علنی اعلام شود . به گونه ای که قابلیت اتکاء داشته و بتوان براساس آن معامله انجام داد .

سرمایه گذاری های سریع المعامه در بازار هرگاه به عنوان دارایی جاری نگهداری شود باید در ترازنامه به یکی از دو روش زیر منعکس شود :

الف) ارزش بازار                      ب) اقل بهای تمام شده و خالص ارزش فروش

روش اقل بهای تمام شده و خالص ارزش فروش به این معنا است که در این روش در پایان هر دوره مالی ، قیمت تمام شده سرمایه گذاری با مبلغی که انتظار است به شکل خالص از محل فروش سرمایه گذاری بازیافت گردد مقایسه و کمترین آن جهت انعکاس در ترازنامه انتخاب می شود .

طرفداران روش ارزش بازار ( یا خالص ارزش فروش ) استدلال می کنند که چون سرمایه گذاری های کوتاه مدت به سهولت قابل تبدل به وجه نقد می باشد ، بهتر است به ارزش متعارف که معمولاً همان ارزش بازار است ، ارزیابی شود . آنان همچنین استدلال می کنند که انعکاس سرمایه گذاری ها به بهای تمام شده تاریخی به مدیریت این امکان را می دهد تا درآمد را بنا به تشخیص و دلخواه خود شناسایی کند .زیرا سرمایه گذاری های خاصی را می تواند به فروش رسانده و بلافاصله همان سرمایه گذاری ها را مجدداً خریداری و سود حاصل را در صورت سود و زیان گزارش کند . هرچند این معاملات ، تغییری را در وضعیت اقتصادی واحد تجاری پدید نیاورده است .

در مقابل ، طرفداران روش اقل بهای تمام شده یا خالص ارزش فروش ادعا می کنند که به کارگیری این روش سبب می شود که از یکسو ، مبلغ سرمایه گذاری ها در ترازنامه به شکلی محافظه کارانه ارائه گردد و از سوی دیگر از شناسایی سودهای تحقق نیافته جلوگیری شود . آنان همچنین معتقد بر اینند که نوسانات مساعد تصادفی در قیمت های بازار سهام که می تواند تغییر جهت نیز دهد ، صرفاً به دلیل انتخاب یک تایخ بخصوص برای تهیه ترازنامه در حساب ها منظور نمی شود .

در اینجا جهت اختصار و سهولت در بحث و با توجه به تفاوت های اندکی که دو روش ارزش بازار و ارزش خالص فروش در مفهوم ارزش های جاری خروجی با هم دارند ، ابتدا عملیات حسابداری آن دو را در قالب مفهوم واحدی بررسی نموده و سپس به بحث در خصوص روش اقل بهای تمام شده یا خالص ارزش فروش خواهیم پرداخت .

روش ارزش بازار ( خالص ارزش فروش

استفاده از روش ارزش بازار در مورد سرمایه گذاری های کوتاه مدت عملاً موجب می شود کلیه تغییرات در ارزش بازار سرمایه گذاری درصورت های مالی شناسایی شود صرف نظر از اینکه سرمایه گذاری به فروش رسیده یا نرسیده باشد . به عبارت دیگر هرگونه افزایش مبلغ دفتری سرمایه گذاری به عنوان بخشی از بازده سرمایه گذاری تلقی شده و در نهایت در بستانکار حساب « درآمد ناشی از افزایش ارزش سرمایه گذاری » ثبت می گردد . همچنین هرگونه کاهش در ارزش نقدی سرمایه گذاری نیز می تواند در بدهکار حساب « هزینه ناشی از کاهش ارزش سرمایه گذاری » ثبت شود .

هرگاه یک سرمایه گذاری به شخص ثالثی واگذار شود ، تفاوت عواید حاصل از واگذاری و مبلغ دفتری باید به عنوان درآمد یا هزینه ناشی از واگذاری ثبت و در صورتحساب سود و زیان انعکاس یابد .


پاورپوینت درباره طراحي الگوريتم ها



شناسه محصول: 682178
موجود

پاورپوینت درباره طراحي الگوريتم ها

برای مشاهده ضمانت خرید روی آن کلیک نمایید

قیمت : 10000تومان

برچسب ها :

پاورپوینت درباره طراحي الگوريتم ها

پاورپوینت درباره  طراحي الگوريتم ها

نوع فایل:پاورپوینت 

تعداد اسلاید: 27 اسلاید

 

 

 

شرحی کوتاه:

-حل مسائل به روش تقسیم و حل
logo-samandehi